CMOS射频集成电路设计PDF电子书下载

查看更多关于的内容

第1章 绪论 1

1.1 CMOS技术简介及发展趋势 1

1.1.1 CMOS集成电路制程简介 1

1.1.2 CMOS工艺特征尺寸的演变——摩尔定律 5

1.1.3 发展趋势 5

1.2 射频集成电路的发展历史、现状及发展趋势 6

1.2.1 发展历史 6

1.2.2 现状 6

1.2.3 发展趋势 7

1.3 射频集成电路设计涉及的相关学科与知识 7

1.4 CMOS模拟及射频集成电路设计的方法与步骤 8

1.5 CMOS射频集成电路设计的常用软件概述 9

1.5.1 Cadence Virtuoso 9

1.5.2 Agilent ADS 11

1.6 本章小结 11

习题 12

参考文献 12

第2章 CMOS射频IC器件模型 13

2.1 概述 13

2.2 无源元件及模型 14

2.2.1 电阻器件模型 14

2.2.2 电容器件模型 14

2.2.3 电感器件模型 15

2.3 有源元件及模型 16

2.3.1 二极管模型 16

2.3.2 大信号和小信号双极型晶体管模型 17

2.3.3 MOS器件的直流模型 19

2.3.4 MOS器件的电容模型 20

2.3.5 MOS器件的非准静态模型 20

2.3.6 大信号场效应晶体管模型 21

2.3.7 小信号场效应晶体管模型 22

2.3.8 有源器件的噪声模型 23

2.4 片上电感设计与建模仿真实例 29

2.4.1 片上电感的电学与几何参数 29

2.4.2 芯片叠层结构 31

2.4.3 片上电感设计方法 32

2.4.4 ADS片上建模与仿真 33

2.4.5 Sonnet片上建模与仿真 35

2.5 本章小结 36

习题 36

参考文献 37

第3章 无线通信的射频系统 39

3.1 概述 39

3.2 无线通信系统 39

3.2.1 无线通信系统的构成 39

3.2.2 无线通信系统的常用性能指标 42

3.2.3 天线系统及性能指标 42

3.3 传统无线收发信系统 45

3.3.1 无线接收机基本结构 45

3.3.2 超外差接收机结构 46

3.3.3 超外差发信机结构 48

3.3.4 其他经典接收机结构 49

3.4 可集成无线收发信系统 52

3.4.1 零中频接收机 52

3.4.2 二次变频宽中频接收机结构 53

3.4.3 二次变频低中频接收机结构 54

3.5 典型应用 54

3.5.1 WLAN应用 54

3.5.2 WBAN应用 55

3.5.3 GSM和CDMA移动通信应用 56

3.5.4 5G移动通信应用 56

3.5.5 卫星导航应用 58

3.6 建模实例 60

3.6.1 无线通信信道的数学模型 60

3.6.2 超宽带（UWB）通信系统建模实例 63

3.7 本章小结 67

习题 67

参考文献 68

第4章 射频系统的端口参量与匹配 70

4.1 概述 70

4.2 二端口网络及S参数 70

4.2.1 二端口网络基本模型及参数 70

4.2.2 S参数（散射参量） 74

4.3 Smith圆图 81

4.3.1 Smith阻抗圆图的推导 81

4.3.2 Smith导纳圆图的推导 83

4.3.3 Smith阻抗导纳圆图 84

4.4 阻抗匹配 84

4.4.1 阻抗匹配的意义 84

4.4.2 功率及功率增益 85

4.4.3 复数阻抗之间的最大功率传输 86

4.5 匹配网络设计 87

4.5.1 电抗性L形匹配网络设计 87

4.5.2 并联短截线阻抗匹配网络设计 89

4.6 设计实例 91

4.6.1 L形匹配网络设计实例 91

4.6.2 π形匹配网络设计实例 92

4.6.3 T形匹配网络设计实例 94

4.6.4 Smith圆图法匹配网络设计实例 95

4.7 本章小结 97

习题 98

参考文献 99

第5章 CMOS低噪声射频放大器 100

5.1 概述 100

5.2 低噪声放大器网络的噪声分析 100

5.2.1 二端口网络的噪声分析 100

5.2.2 MOS晶体管最小噪声系数的计算 102

5.3 CMOS低噪声放大器的基本电路结构和技术指标 104

5.3.1 CMOS低噪声放大器的几种电路结构 105

5.3.2 CMOS低噪声放大器的技术指标 106

5.4 TH-UWB低噪声放大器设计实例 107

5.4.1 近年来关于UWB LNA的研究现状 107

5.4.2 UWB LNA的电路设计 107

5.4.3 宽带输入阻抗匹配与噪声匹配 107

5.4.4 平衡输出的实现 108

5.4.5 电路仿真 108

5.5 本章小结 109

习题 110

参考文献 111

第6章 CMOS射频放大器 113

6.1 概述 113

6.2 射频放大器的稳定性 113

6.2.1 绝对稳定 113

6.2.2 稳定性判定的依据和方法 114

6.2.3 条件稳定 117

6.3 CMOS射频放大器设计 118

6.3.1 基于最大增益的CMOS放大器设计 118

6.3.2 固定增益条件下的CMOS射频放大器设计 122

6.4 CMOS宽带放大器设计 126

6.4.1 宽带放大器的带宽约束 126

6.4.2 宽带放大器设计 126

6.4.3 放大器带宽扩展技术 129

6.5 射频放大器的非线性 131

6.5.1 非线性数学模型 131

6.5.2 非线性参量 131

6.6 TH-UWB射频接收机的主放大器设计实例 136

6.6.1 设计概述 136

6.6.2 指标要求 136

6.6.3 主放大器集成电路设计 137

6.6.4 参数选取与设计优化 139

6.6.5 芯片照片 140

6.6.6 测试 141

6.7 本章小结 142

习题 143

参考文献 144

第7章 CMOS射频混频器 145

7.1 概述 145

7.2 混频原理 145

7.2.1 线性时变原理 145

7.2.2 上、下变频 146

7.2.3 镜像频率 149

7.2.4 复数混频 150

7.3 混频器指标 152

7.4 CMOS混频器结构 153

7.4.1 饱和区MOSFET混频器 153

7.4.2 简单开关混频器 154

7.4.3 MOS管电压开关型混频器 156

7.4.4 电流开关型混频器 158

7.5 线性化技术与噪声分析 160

7.5.1 MOSFET的非线性 160

7.5.2 线性化技术 162

7.5.3 混频器的噪声分析 163

7.6 下变频混频器设计实例 165

7.6.1 设计指标 165

7.6.2 设计 166

7.6.3 仿真 170

7.7 本章小结 171

习题 171

参考文献 172

第8章 CMOS射频振荡器 173

8.1 概述 173

8.2 振荡器的主要指标 173

8.2.1 普通振荡器指标 173

8.2.2 压控振荡器指标 174

8.3 振荡器的工作原理 175

8.3.1 正反馈与巴克豪森条件 175

8.3.2 负阻的概念及负阻式振荡器 177

8.4 环形振荡器 179

8.5 LC振荡器 179

8.5.1 三点式LC振荡器 180

8.5.2 差分LC振荡器 185

8.6 压控振荡器 186

8.6.1 可变电容器件 186

8.6.2 压控振荡器的结构和相位域模型 188

8.7 振荡器的干扰和相位噪声 188

8.7.1 振荡器的干扰 188

8.7.2 振荡器的相位噪声 188

8.7.3 相位噪声产生的机理 189

8.8 相位噪声带来的问题与设计优化 191

8.8.1 对邻近信道造成的干扰 191

8.8.2 倒易混频 192

8.8.3 对星座图的影响 193

8.8.4 设计优化 193

8.9 4～6 GHz宽频带CMOS LC压控振荡器设计实例 195

8.9.1 选择电路结构 196

8.9.2 选取部分器件 198

8.9.3 设计低噪声LDO结构 202

8.9.4 芯片测试 203

8.10 本章小结 206

习题 207

参考文献 208

第9章 CMOS射频功率放大器 210

9.1 概述 210

9.2 技术指标 210

9.3 负载牵引设计方法 212

9.4 非开关型射频功放分类 213

9.4.1 A类功率放大器 213

9.4.2 B类功率放大器 215

9.4.3 C类功率放大器 217

9.4.4 AB类功率放大器 219

9.5 开关型射频功放分类 219

9.5.1 D类功率放大器 219

9.5.2 E类功率放大器 219

9.5.3 F类功率放大器 220

9.6 CMOS工艺的射频功放面临的问题 220

9.7 CMOS射频功放的设计方法 222

9.7.1 采用差分结构 222

9.7.2 采用Cascode技术 222

9.7.3 应用键合线电感 223

9.7.4 采用输出级阻抗优化技术 223

9.7.5 采用功率合成技术 224

9.8 线性化技术 225

9.8.1 功率放大器的非线性分析 225

9.8.2 线性化技术 226

9.9 本章小结 228

习题 229

参考文献 229

第10章 CMOS射频锁相环与频率合成器 231

10.1 概述 231

10.2 锁相环原理 231

10.2.1 锁相环的组成 231

10.2.2 锁相环的相位模型 235

10.3 锁相环的主要专业术语 236

10.4 电荷泵锁相环 237

10.4.1 鉴频鉴相器与电荷泵 237

10.4.2 电荷泵锁相环的动态特性 238

10.4.3 Type Ⅰ和Type Ⅱ型锁相环 239

10.4.4 Type Ⅱ型锁相环的非理想因素 240

10.5 频率合成器 242

10.5.1 频率合成器的技术指标及原理 242

10.5.2 变模分频频率合成器 243

10.5.3 多环频率合成器 244

10.5.4 小数分频频率合成器 245

10.5.5 直接数字频率合成器 246

10.6 S波段频率合成器设计实例 247

10.6.1 设计指标 247

10.6.2 鉴频鉴相器设计 247

10.6.3 电荷泵设计 248

10.6.4 压控振荡器设计 250

10.6.5 分频器设计 254

10.6.6 整体电路及仿真 258

10.7 本章小结 259

习题 260

参考文献 260

第11章 版图匹配设计、ESD防护设计、接地设计及电磁兼容 262

11.1 概述 262

11.2 版图匹配设计 262

11.2.1 造成失配的原因 262

11.2.2 设计的规则及方法 263

11.2.3 版图布局设计的关键问题 268

11.3 ESD防护设计 269

11.3.1 ESD概述 269

11.3.2 ESD测试模型 269

11.3.3 ESD防护基本原理 270

11.3.4 ESD防护元件 271

11.3.5 ESD防护电路 274

11.3.6 ESD版图设计 278

11.4 接地设计 278

11.4.1 接地概述 278

11.4.2 常见的接地问题 278

11.4.3 直流地与交流地 279

11.4.4 “零阻抗”电容 279

11.4.5 正确的接地设计 280

11.5 电磁兼容 281

11.5.1 电磁兼容概述 281

11.5.2 天线效应 281

11.5.3 数/模混合集成电路电磁兼容 285

11.6 本章小结 286

习题 286

参考文献 287

第12章 射频集成电路的测试 289

12.1 概述 289

12.2 洁净间的防静电管理 289

12.3 常用测试设备简介 290

12.3.1 在芯片测试探针台 290

12.3.2 其他测试仪器 291

12.3.3 键合与封装设备 294

12.4 测试步骤与方法 295

12.4.1 测试概述 295

12.4.2 射频放大器的S参数测量 295

12.4.3 低噪声放大器的噪声系数测量 298

12.4.4 其他参量测试模型 301

12.4.5 测试遇到的问题 303

12.4.6 去嵌入处理 303

12.4.7 测试结果的后处理与分析方法 305

12.5 射频频段均衡器芯片测试实例 306

12.5.1 测试内容 306

12.5.2 芯片测试 306

12.6 本章小结 309

习题 309

参考文献 310

查看更多关于的内容