新编数字逻辑电路 第3版PDF电子书下载

查看更多关于的内容

第1章 数制与编码 1

1.1 概述 1

1.1.1 模拟电子技术和数字电子技术 1

1.1.2 脉冲信号和数字信号 1

1.1.3 数字电路的特点 2

1.2 数制及其转换 2

1.2.1 数制 2

1.2.2 数制之间的转换 4

1.3 编码 6

1.3.1 二-十进制编码 6

1.3.2 字符编码 7

1.4 数字系统的EDA设计流程 8

1.4.1 设计准备 8

1.4.2 设计输入 8

1.4.3 设计处理 9

1.4.4 设计校验 10

1.4.5 器件编程 10

1.4.6 器件测试 10

本章小结 10

思考题和习题 11

第2章 逻辑代数和硬件描述语言基础 12

2.1 逻辑代数基本概念 12

2.1.1 逻辑常量和逻辑变量 12

2.1.2 基本逻辑和复合逻辑 12

2.1.3 逻辑函数的表示方法 16

2.1.4 逻辑函数的相等 18

2.2 逻辑代数的运算法则 19

2.2.1 逻辑代数的基本公式 19

2.2.2 逻辑代数的基本定理 20

2.2.3 逻辑代数的常用公式 21

2.2.4 异或运算公式 22

2.3 逻辑函数的表达式 23

2.3.1 逻辑函数常用表达式 24

2.3.2 逻辑函数的标准表达式 24

2.4 逻辑函数的简化 26

2.4.1 逻辑函数简化的意义 26

2.4.2 逻辑函数的公式简化法 27

2.4.3 逻辑函数的卡诺图简化法 27

2.4.4 逻辑函数具有的约束概念 28

2.5 Verilog HDL基础 28

2.5.1 Verilog HDL设计模块的基本结构 28

2.5.2 Verilog HDL的词法 29

2.5.3 Verilog HDL的语句 35

2.5.4 不同抽象级别的Verilog HDL模型 41

本章小结 42

思考题和习题 42

第3章 门电路 44

3.1 概述 44

3.2 晶体二极管和三极管的开关特性 45

3.2.1 晶体二极管的开关特性 45

3.2.2 晶体三极管的开关特性 49

3.3 分立元件门 54

3.3.1 二极管与门 54

3.3.2 二极管或门 56

3.3.3 三极管非门 57

3.3.4 复合逻辑门 57

3.3.5 正逻辑和负逻辑 59

3.4 TTL集成门 60

3.4.1 TTL与非门 60

3.4.2 TTL与非门的外部特性 61

3.4.3 TTL与非门的主要参数 66

3.4.4 TTL与非门的改进电路 67

3.4.5 TTL其他类型的集成电路 68

3.4.6 TTL集成门多余输入端的处理 71

3.4.7 TTL电路的系列产品 71

3.5 其他类型的双极型集成电路 71

3.5.1 ECL电路 72

3.5.2 I2L电路 72

3.6 MOS集成门 72

3.6.1 MOS管 72

3.6.2 MOS反相器 74

3.6.3 MOS门 76

3.6.4 CMOS门的外部特性 80

3.7 基于Verilog HDL的门电路设计 81

3.7.1 用assign语句建模方法实现门电路的描述 81

3.7.2 用门级元件例化方式设计门电路 84

3.7.3 三态输出电路的设计 85

本章小结 89

思考题和习题 90

第4章 组合逻辑电路 94

4.1 概述 94

4.1.1 组合逻辑电路的结构和特点 94

4.1.2 组合逻辑电路的分析方法 94

4.1.3 组合逻辑电路的设计方法 95

4.2 若干个常用的组合逻辑电路 99

4.2.1 算术运算电路 99

4.2.2 编码器 102

4.2.3 译码器 105

4.2.4 数据选择器 109

4.2.5 数值比较器 111

4.2.6 奇偶校验器 113

4.3 组合逻辑电路设计 115

4.3.1 采用中规模集成部件实现组合逻辑电路的方法 115

4.3.2 基于Verilog HDL的组合逻辑电路的设计方法 119

4.4 组合逻辑电路的竞争-冒险现象 132

本章小结 134

思考题和习题 134

第5章 触发器 138

5.1 概述 138

5.2 基本RS触发器 139

5.2.1 由与非门构成的基本RS触发器 139

5.2.2 由或非门构成的基本RS触发器 141

5.3 钟控触发器 142

5.3.1 钟控RS触发器 142

5.3.2 钟控D触发器 143

5.3.3 钟控JK触发器 144

5.3.4 钟控T触发器 146

5.3.5 钟控T′触发器 147

5.4 集成触发器 147

5.4.1 主从JK触发器 147

5.4.2 边沿JK触发器 149

5.4.3 维持-阻塞结构集成触发器 151

5.5 触发器之间的转换 152

5.5.1 用JK触发器实现其他类型的触发器 152

5.5.2 用D触发器实现其他类型的触发器 153

5.6 基于Verilog HDL的触发器设计 154

5.6.1 基本RS触发器的设计 154

5.6.2 D锁存器的设计 156

5.6.3 D触发器的设计 156

5.6.4 JK触发器的设计 157

本章小结 158

思考题和习题 159

第6章 时序逻辑电路 162

6.1 概述 162

6.1.1 时序逻辑电路的结构和特点 162

6.1.2 时序逻辑电路功能的描述方法 162

6.1.3 时序逻辑电路的分析方法 163

6.1.4 同步时序逻辑电路和异步时序逻辑电路 165

6.2 寄存器和移位寄存器 165

6.2.1 寄存器 165

6.2.2 移位寄存器 166

6.2.3 集成移位寄存器 167

6.3 计数器 169

6.3.1 同步计数器的分析 169

6.3.2 异步计数器的分析 173

6.3.3 集成计数器 178

6.4 时序逻辑电路的设计 181

6.4.1 数码寄存器的设计 182

6.4.2 移位寄存器的设计 184

6.4.3 计数器的设计 187

6.4.4 顺序脉冲发生器的设计 193

6.4.5 序列信号发生器的设计 194

6.4.6 伪随机信号发生器的设计 195

6.4.7 序列信号检测器的设计 197

本章小结 198

思考题和习题 198

第7章 脉冲单元电路 202

7.1 概述 202

7.1.1 脉冲单元电路的分类、结构和波形参数 202

7.1.2 脉冲波形参数的分析方法 203

7.1.3 555定时器 204

7.2 施密特触发器 205

7.2.1 用555定时器构成的施密特触发器 205

7.2.2 集成施密特触发器 208

7.3 单稳态触发器 209

7.3.1 用555定时器构成的单稳态触发器 209

7.3.2 集成单稳态触发器 211

7.4 多谐震荡器 214

7.4.1 用555定时器构成的多谐震荡器 214

7.4.2 用门电路构成的多谐震荡器 216

7.4.3 石英晶体震荡器 217

7.4.4 用施密特电路构成的多谐震荡器 217

本章小结 218

思考题和习题 219

第8章 数／模和模／数转换 221

8.1 概述 221

8.2 数／模（D/A）转换 222

8.2.1 D/A转换器的结构 222

8.2.2 D/A转换器的主要技术指标 226

8.2.3 集成D/A转换器 227

8.3 模／数（A/D）转换 229

8.3.1 A/D转换器的基本原理 229

8.3.2 A/D转换器的类型 232

8.3.3 A/D转换器的主要技术指标 237

8.3.4 集成A/D转换器 238

本章小结 239

思考题和习题 239

第9章 半导体存储器 241

9.1 概述 241

9.1.1 半导体存储器的结构 241

9.1.2 半导体存储器的分类 242

9.2 随机存储器 243

9.2.1 静态随机存储器 243

9.2.2 动态随机存储器 244

9.2.3 随机存储器的典型芯片 245

9.2.4 随机存储器的扩展 246

9.3 只读存储器 248

9.3.1 固定只读存储器 248

9.3.2 可编程只读存储器 249

9.3.3 可擦除可编程只读存储器 249

9.3.4 只读存储器的应用 250

9.3.5 可编程逻辑阵列 252

9.4 基于Verilog HDL的存储器设计 253

9.4.1 RAM的设计 253

9.4.2 ROM的设计 255

本章小结 257

思考题和习题 257

第10章 数字电路系统的设计 259

10.1 数字电路系统的设计方法 259

10.1.1 数字电路系统设计的图形编辑方式 259

10.1.2 数字电路系统设计的元件例化方式 261

10.2 24小时计时器的设计 263

10.2.1 2千万分频器的设计 264

10.2.2 60进制分频器的设计 264

10.2.3 24进制分频器的设计 265

10.2.4 24小时计时器的顶层设计 266

10.3 交通灯控制器的设计 267

10.3.1 100进制减法计数器的设计 267

10.3.2 控制器的设计 268

10.3.3 交通灯控制器的顶层设计 269

10.4 波形发生器的设计 271

10.4.1 计数器cnt256的设计 272

10.4.2 存储器rom0的设计 273

10.4.3 多路选择器mux_1的设计 275

10.4.4 波形发生器的顶层设计 276

10.5 8位十进制频率计的设计 277

10.5.1 测频控制信号发生器testctl的设计 277

10.5.2 十进制加法计数器cnt10x8v的设计 278

10.5.3 8位十进制锁存器reg4x8v的设计 280

10.5.4 频率计的顶层设计 281

本章小结 282

思考题和习题 282

第11章 可编程逻辑器件 283

11.1 PLD的基本原理 283

11.1.1 PLD的分类 283

11.1.2 阵列型PLD 286

11.1.3 FPGA 290

11.1.4 基于查找表结构的PLD 292

11.2 PLD的设计技术 295

11.2.1 PLD的设计方法 296

11.2.2 PLD的设计流程 296

11.2.3 ISP技术 296

11.2.4 边界扫描测试技术 300

11.3 PLD的编程与配置 300

11.3.1 CPLD的ISP方式编程 301

11.3.2 使用PC机的并口配置FPGA 302

本章小结 303

思考题和习题 304

主要参考文献 305

附录 国产半导体集成电路型号命名法 306

查看更多关于的内容